Fraunhofer IMWS

Das Chipdesign ist ein entscheidender Schritt in der Entwicklung von anwendungsspezifischen mikroelektronischen Bauelementen. Dabei müssen neben der Funktionalität und Zuverlässigkeit auch Sicherheitsaspekte berücksichtigt werden. Neuartige rekonfigurierbare Transistoren (RFETs) ermöglichen einen deutlich verbesserten Schutz gegen Hardwareattacken und stehen im Mittelpunkt des Projekts »DI-ReDesign«. Die Projektpartner, darunter das Fraunhofer-Institut für Mikrostruktur von Werkstoffen und Systemen IMWS in Halle (Saale), entwickeln offen zugängliche Design-Bibliotheken unter Verwendung von RFETs, um Endkunden die Entwicklung leistungsfähiger und sicherer Elektronik-Produkte zu ermöglichen.

Was soll ein Computerchip leisten? Welche Architektur soll er haben und welche Komponenten beinhalten? Wie soll der Schaltplan aussehen, wo sollen Verbindungen und Transistoren platziert werden? Solche Fragen werden im Chipdesign beantwortet. Geeignete Designwerkzeuge und -Bibliotheken sind hier entscheidend für die Realisierung von anwendungsspezifischen integrierten Schaltkreisen mit hoher Performance, Zuverlässigkeit und Hardwaresicherheit.Im Projekt »DI-ReDesign« arbeiten GLOBALFOUNDRIES LLC & Co. KG (Dresden), die NaMLab GmbH (Dresden), die Ruhr-Universität Bochum, die Universität Bremen, die Technische Universität Berlin, die Technische Hochschule Mittelhessen (Gießen) und das Fraunhofer IMWS zusammen, um Open-Source-Designtools und Logikbibliotheken zu entwickeln, die speziell auf neuartige rekonfigurierbare Transistoren (RFETs) zugeschnitten sind.

»Diese Halbleiterbauelemente ermöglichen eine höhere Integrationsdichte, verbesserte Energieeffizienz und schnellere Schaltgeschwindigkeiten. Auch für Cybersicherheit, Temperaturstabilität und Signalqualität bieten RFETs erhebliche Vorteile, was sie für eine Vielzahl von Anwendungen interessant macht«, sagt Frank Altmann, Leiter des Geschäftsfelds »Werkstoffe und Bauelemente der Elektronik«, der das Projekt am Fraunhofer IMWS koordiniert.

Die einzigartigen Eigenschaften von RFETs erlauben vielseitige Anwendungen in digitalen und analogen Schaltungen, etwa für Signalverarbeitung, neuronale Netze und Niedertemperatur-Elektronik. Um dafür komplexe, hochinnovative Schaltungsdesigns umsetzen zu können, sollen eine offene Designbibliothek und eine automatisierte Design-Umgebung (Electronic Design Automation, EDA) entstehen. Damit wollen die Projektpartner eine Open-Source-Entwicklungsumgebung für neuartige Elektroniklösungen auf Basis von RFETs bereitstellen. Die Bibliothek beinhaltet dabei Kerneigenschaften der Zellen für logische und physikalische Synthese, ohne Informationen über den genauen Prozess oder die zugrundeliegende Bauteilphysik preiszugeben. 

»Die Industrie kann dann sehr schnell auf den neuen Design-Tools aufbauen, diese adaptieren und erweitern. Das erleichtert den Zugang zur RFET-Technologie und verbessert das Chipdesign auch im Hinblick auf die Hardware-Sicherheit«, sagt Altmann. Die Designer und Endkunden erhalten darüber hinaus durch die Projektergebnisse auch die Möglichkeit, bei der Entwicklung ihrer Produkte die Widerstandsfähigkeit gegen mögliche Angriffsszenarien frühzeitig mit einzubeziehen.

Die Aktivitäten des Fraunhofer IMWS im Projekt zielen dabei vor allem darauf ab, diese Resilienz der Schaltungen gegenüber Reverse Engineering und Manipulation zu prüfen. Potenzielle Angreifer versuchen mit speziellen Seitenkanal-Methoden, logische Verschaltungen der Chipstrukturen oder elektrische Signalverläufe herauszufinden, Schaltvorgänge und Speicherinhalte auszulesen oder zu beeinflussen. Dies ermöglicht Fälschungen, Beeinflussung der Chip-Funktionalität oder Missbrauch sensibler Informationen. Die in »DI-ReDesign« entworfenen Schaltungsblöcke werden deshalb umfassend auf ihre Sicherheit gegenüber Hardware-Angriffen bewertet. Erkannte Schwachstellen können dann direkt durch ein angepasstes Chipdesign berücksichtigt werden.

Das Fraunhofer IMWS setzt dabei hochauflösende elektronenmikroskopische Abtastverfahren ein, sogenanntes e-beam Probing, um potenzielle Angriffsszenarien zu prüfen. »Wir können beispielsweise die Beschaltung der RFETs über rasterelektronenmikroskopische Kontrastmechanismen direkt visualisieren und sogar durch die Interaktion mit dem Elektronenstrahl beeinflussen. Zudem entwickeln wir von uns bereits erprobte Präparationstechniken weiter, um die Machbarkeit und Effizienz für den großflächigen Zugang zu Transistorstrukturen zu evaluieren«, sagt Altmann. Auch neue Verfahren zur Signalverfolgung kommen dabei zum Einsatz und werden auf ihr Gefahrenpotenzial für Hardware-Attacken überprüft.

Das Projekt wird im Rahmen der »Designinitiative Mikroelektronik« vom Bundesministerium für Forschung, Technologie und Raumfahrt (BMFTR) gefördert.

Quelle: Fraunhofer-Institut für Mikrostruktur von Werkstoffen und Systemen IMWS

AESOLAR und Fraunhofer CSP entwickeln ein auf Teilverschattungen optimiertes Photovoltaikmodul

Beim Einsatz von Photovoltaikmodulen im urbanen Raum kommt es häufig zu Teilverschattungen, die im Laufe der Nutzungsdauer zu erheblichen Energieverlusten und einer höheren thermischen Belastung führen. Im Projekt »SegmentPV« entwickeln die Projektpartner Fraunhofer-Center für Silizium-Photovoltaik CSP und AESOLAR ein segmentiertes und patentiertes Photovoltaikmodul, das speziell auf die Herausforderungen von Teilverschattungen eingeht und somit mehr Energieertrag und Zuverlässigkeit verspricht.

Werden Photovoltaik-Anlagen in Wohn- und Industriegebieten eingesetzt, sorgen Dächer, Schornsteine oder Bäume in der Umgebung für stärkere Teilverschattung als bei Solarmodulen, die auf Freiflächen installiert sind. Regelmäßige Teilverschattungen führen zu Energieverlusten und einer höheren thermischen Belastung. Im Extremfall führen bereits 5% Verschattung der Modulfläche zum Totalverlust der Modulleistung. Eine ungünstige Verschattung kann zur Überhitzung eines Bereichs eines Solarmoduls führen. Diese Hotspots beeinträchtigen die Zuverlässigkeit, etwa durch eine verstärkte Alterung der Polymere, die in Verkapselungsmaterialien der Solarzellen eingesetzt werden.Hier setzt das bis Ende September 2025 laufende Projekt »SegmentPV« an, in dem ein modifiziertes Hot-Spot-Freies (HSF) Photovoltaikmodul entwickelt wird, das durch Segmentierung des Modul-Layouts und den Einsatz integrierter Bypass-Dioden einen höheren Energieertrag und eine geringere Hot-Spot-Gefahr bietet und somit speziell für den Einsatz unter Teilverschattungsbedingungen optimiert ist. 

Bei den Arbeiten am Fraunhofer CSP stehen insbesondere die Charakterisierung und Bewertung von Solarzellen und integrierten Dioden im Fokus, etwa die Untersuchung von diversen Zelltechnologien (PERC, TOPCON, HJT) hinsichtlich des Rückwärtsdurchbruchsverhaltens unter Beleuchtung. Das temperaturabhängige Verhalten der integrierten aktiven und passiven Bypass-Dioden wird geprüft, um optimale Bypass-Dioden für den Einsatzzweck zu identifizieren, die möglichst geringe Verluste mit sich bringen und somit auch einer Temperaturentwicklung standhalten sollen. Auf der Grundlage von Simulationen hat AESOLAR diverse Layouts für die Segmentierung der Modulfläche erstellt und neue Moduldesigns entwickelt.

Die besten Designs wurden als Prototypen für weitere Untersuchungen in Labor und Freifeld von AESOLAR gefertigt. Um die Qualität und Effizienz dieser neuen Module sicherzustellen, hat das Fraunhofer CSP umfassende Tests entwickelt. Zur Sicherstellung der Zuverlässigkeit der Module wurden Dauerstresstests mit thermomechanischen Stresszyklen sowie Verschattungstests im Labor durchgeführt. Ein neuartiger Hot-Spot-Test mit alternierenden Betriebsbedingungen identifiziert potenzielle Probleme im Dauerbetrieb, während ein spezieller Bypass-Dioden-Test die Langlebigkeit auch im Modulverbund demonstrieren soll. Diese Prüfungen werden aktuell auf die Prototypen angewendet und liefern erste positive Ergebnisse.

Bis zum Projektende im September sollen die Untersuchungen zur Langzeitzuverlässigkeit abgeschlossen sein und die Ertragssteigerung auch unter Freiluftbedingungen demonstriert werden.»Mit dem neuen HSF-Modul können wir die Energieausbeute von Photovoltaikanlagen deutlich steigern und gleichzeitig die Systemkosten senken. Dies ist ein wichtiger Schritt zur stärkeren Nutzung erneuerbarer Energien in urbanen Gebieten«, sagt Matthias Pander, Projektleiter am Fraunhofer CSP.»Die neue Generation der Hot-Spot-Freien-Module wollen wir möglichst schnell auf den Markt bringen, um den Ertrag, die Effizienz und Zuverlässigkeit von PV-Modulen unter Teilverschattungsbedingungen zu verbessern und somit einen Beitrag zur Energiewende zu leisten«, sagt Dr.-Ing. Hamed Hanifi, Technologie- und Innovationsdirektor bei AESOLAR.

Die Ergebnisse des Projekts wird das Fraunhofer CSP auf der Intersolar Europe 2025 in München vorstellen. Vom 7. bis 9. Mai 2025 können Besucherinnen und Besucher das Fraunhofer CSP-Team in Halle A2 am Stand 212 treffen und sich über das Modul sowie weitere neue Entwicklungen informieren. »SegmentPV« wurde im Rahmen des 7. Energieforschungsprogramms des Bundesministeriums für Wirtschaft und Energie (BMWK) gefördert.

Quelle: Fraunhofer-Institut für Mikrostruktur von Werkstoffen und Systemen IMWS

Die Stärkung der europäischen Elektronikindustrie durch gezielte Unterstützung von innovativen Technologien und fortschrittlichen Fertigungsverfahren: Das ist das Ziel der Pilotlinie für »Advanced Packaging and heterogeneous Integration for Electronic Components and Systems« (APECS), die im Rahmen des EU-Chips-Acts mit insgesamt 730 Millionen Euro gefördert wird. Das Fraunhofer-Institut für Mikrostruktur von Werkstoffen und Systemen IMWS in Halle (Saale) bringt dabei seine Kompetenzen in der Qualitätssicherung von hochkomplexen Elektronikbauelementen ein. Heute wurde dazu der erste Förderbescheid des Landes Sachsen-Anhalt übergeben, das die APECS-Pilotlinie mitfinanziert.

Europa braucht eine leistungs- und wettbewerbsfähige Halbleiterindustrie als Innovationstreiber für Schlüsselbranchen wie Künstliche Intelligenz, Mobilität, Produktion, Informations- und Kommunikationstechnologien.

Die Europäische Kommission fördert im Rahmen des EU Chips Acts den Aufbau von mehreren Forschungs-Pilotlinien, um die technologische Resilienz in Europa zu erhöhen und insbesondere kleinen und mittelständischen Unternehmen einen niederschwelligen Zugang zu fortschrittlichen Halbleiterlösungen zu ermöglichen.

Die APECS-Pilotlinie, die von der Fraunhofer-Gesellschaft koordiniert und von der Forschungsfabrik Mikroelektronik Deutschland (FMD) umgesetzt wird, konzentriert sich dabei auf neue Technologien für die Systemintegration und den Einsatz von Chiplets. Das sind kleine, modulare Halbleiterbausteine, die wie in einem Puzzle kombiniert werden können. Ein Chiplet hat durch Festlegung eines spezifischen Designs eine definierte Funktion (etwa Prozessor, Sensor, Speicher). Durch das Zusammenführen mehrerer Chiplets ergibt sich ein »System in Package«. Werden dabei Chiplets kombiniert, die auf verschiedenen Technologien basieren (z.B. Silizium-Technologie, photonische Chips), spricht man von Heterointegration. Sie ermöglicht eine besonders hohe Integrationsdichte sowie eine flexible und skalierbare Architektur.

»Mit dem Fokus auf innovative Heterointegrations- und Chiplet-Technologien kann Europa auf vorhandenen Stärken aufbauen und sich eine führende Position für einen Schlüsselaspekt künftiger Elektronik-Anwendungen sichern«, sagte Prof. Dr. Armin Willingmann, Minister für Wissenschaft, Energie, Klimaschutz und Umwelt des Landes Sachsen-Anhalt, zur Übergabe des Förderbescheids in Höhe von 1,26 Millionen Euro.
»Mit dem Format der Pilotlinie werden die Zusammenarbeit zwischen Forschung und Industrie gestärkt, die technologische Resilienz und Innovationsfähigkeit Deutschlands gesteigert und neue Wertschöpfung vor Ort möglich. Ich freue mich sehr, dass wir dieses Vorhaben unterstützen können und wertvolle Kompetenzen aus Sachsen-Anhalt dabei einfließen.«Ein wichtiger Baustein der APECS-Pilotlinienfertigung ist die Qualitätssicherung, also das funktionale Testen der Bauelemente und die Analyse von prozessbedingten Defekten, die Bewertung von anwendungsspezifischen Ausfallrisken und die Aufklärung von Versagensmechanismen.

Dies ist eine Kernkompetenz des Fraunhofer IMWS und hat hohe Relevanz, um die Tauglichkeit der elektronischen Bauelemente für den späteren Einsatz insbesondere für zuverlässigkeitskritische Anwendungen wie z.B. der Automobilelektronik zu sichern. »Die enorme Komplexität im Bereich der Heterointegration, also der Kombination unterschiedlicher Halbleitertechnologien in einem kompakten Bauelement, ist eine große Herausforderung für die Qualitätssicherung und Fehlerdiagnostik.
Die immer kleiner werdenden elektrischen Kontaktstrukturen in solchen High-Performance-Bauelementen, die sehr komplexen Verschaltungen und dreidimensionalen Aufbauten und die wachsende Vielfalt von Materialien und Grenzflächen erfordern zahlreiche neue mikrostrukturelle Analyseverfahren, um mikro- und nanometerskalige Defektausbildungen identifizieren und bewerten zu können.
Genau hier bringen wir unser langjähriges Know-how ein«, sagt Frank Altmann, Leiter des Geschäftsfelds »Werkstoffe und Bauelemente der Elektronik« am Fraunhofer IMWS. »Mit der Erweiterung unseres Analyseparks bauen wir unsere führende Rolle in der mikrostrukturbasierten Fehlerdiagnostik weiter aus und bleiben auch zukünftig ein attraktiver Partner für unsere Industriekunden.

«Das Fraunhofer IMWS spielt damit eine entscheidende Rolle beim Aufbau der APECS-Pilotlinie. Aufbauend auf den international anerkannten Kompetenzen der Fachleute in Halle (Saale) sollen über die Arbeit an der Pilotlinie vertiefte Kenntnisse über Fehler- und Zuverlässigkeitsrisiken für neue Elektroniktechnologien erforscht und Industriepartnern zur Verfügung gestellt werden. »Unsere Beteiligung an der APECS-Pilotlinie ist sowohl eine Auszeichnung unserer bisher erbrachten wissenschaftlichen Leistungen im Bereich Mikroelektronik als auch eine große Chance für das Institut, wichtige Impulse für Zukunftstechnologien zu setzen und neuste Ansätze aus der Forschung in die industrielle Anwendung zu bringen.

Wir freuen uns sehr über die Unterstützung der Pilotlinie und auf die erfolgreiche Zusammenarbeit mit allen APECS-Beteiligten«, sagt PD Dr. Christian Schmelzer, kommissarischer Institutsleiter des Fraunhofer IMWS.

Die APECS-Pilotlinie hat eine Finanzierung von 730 Millionen Euro über einen Zeitraum von 4,5 Jahren erhalten, die vom Joint Undertaking Chips der EU und den nationalen Förderungen aus Belgien, Deutschland, Finnland, Frankreich, Griechenland, Österreich, Portugal und Spanien im Rahmen der Initiative Chips for Europe bereitgestellt werden. Dem Konsortium gehören zehn Partner aus acht europäischen Ländern an, die jeweils ihr Fachwissen und ihre Infrastruktur einbringen. In Deutschland beteiligen sich das Bundesministerium für Forschung, Technologie und Raumfahrt (BMFTR) sowie die Länder Sachsen, Berlin, Bayern, Schleswig-Holstein, Baden-Württemberg, Nordrhein-Westfalen, Brandenburg und Sachsen-Anhalt an der Förderung der Pilotlinie.

Quelle: Fraunhofer-Institut für Mikrostruktur von Werkstoffen und Systemen IMWS